日韩欧美+自拍,日韩,欧美国产一区二区三区,人妻在卧室被老板疯狂进入

頭條

銀湖資本完成對Altera的51%股權(quán)收購

銀湖資本完成對Altera的51%股權(quán)收購

北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。

基于異構(gòu)多核可編程系統(tǒng)的大點(diǎn)FFT卷積設(shè)計(jì)與實(shí)現(xiàn)

如今FFT卷積廣泛應(yīng)用于數(shù)字信號處理，并且過去幾年證實(shí)了異構(gòu)多核可編程系統(tǒng)（HMPS）的發(fā)展。另外，HMPS已經(jīng)成為DSP領(lǐng)域的主流趨勢。因此，研究基于HMPS大點(diǎn)FFT卷積的高效地實(shí)現(xiàn)顯得非常重要?；谥丿B相加FFT卷積方法，設(shè)計(jì)一款針對輸入數(shù)據(jù)流的高效流水重疊相加濾波器。介紹了基于HMPS的大點(diǎn)FFT卷積實(shí)現(xiàn)，獲得了高精度的濾波效果。此外，采用流水技術(shù)的濾波器設(shè)計(jì)，提高系統(tǒng)處理速度、數(shù)據(jù)吞吐率和任務(wù)并行度。基于Xilinx XC7V2000T FPGA開發(fā)板上的實(shí)驗(yàn)表明，參與運(yùn)算的采樣點(diǎn)越大，系統(tǒng)的任務(wù)并行度、處理速度和數(shù)據(jù)吞吐率就會越高。當(dāng)采樣點(diǎn)達(dá)到1M時，系統(tǒng)的平均任務(wù)平行度達(dá)到了5.33，消耗了2.745×106個系統(tǒng)時鐘周期數(shù)，并且絕對誤差精度達(dá)到10-4。

發(fā)表于：3/27/2017

基于異構(gòu)多核運(yùn)動控制器的高速接口設(shè)計(jì)

隨著制造領(lǐng)域?qū)η度胧竭\(yùn)動控制系統(tǒng)應(yīng)用范圍的擴(kuò)大，基于異構(gòu)多核的嵌入式控制器必為重要發(fā)展方向之一。首先說明異構(gòu)多核控制器取得成效，以及現(xiàn)有控制器在數(shù)據(jù)通信接口方面存在缺陷。本設(shè)計(jì)運(yùn)動控制器以異構(gòu)處理器——OMAPL138+FPGA為核心，OMAPL138內(nèi)部集成ARM9和DSP C6748處理器核。ARM9內(nèi)嵌Liunx操作系統(tǒng)，以增強(qiáng)控制器多任務(wù)協(xié)調(diào)能力；DSP不運(yùn)行操作系統(tǒng)，可保證運(yùn)算實(shí)時性。重點(diǎn)闡述ARM與DSP、DSP與FPGA以及控制器與PC之間通信的高速接口設(shè)計(jì)和固件設(shè)計(jì)。通過實(shí)驗(yàn)表明：該運(yùn)動控制器數(shù)據(jù)交換速率高，吞吐量大，穩(wěn)定性高，為異構(gòu)多核控制器高速通信接口提供參考。

發(fā)表于：3/27/2017

同構(gòu)與異構(gòu)片上多核系統(tǒng)的演進(jìn)過程

系統(tǒng)級芯片是高端電子系統(tǒng)的核心，而片上多核系統(tǒng)是近年來系統(tǒng)級芯片的主要實(shí)現(xiàn)形式。近十年來，片上多核系統(tǒng)一直是數(shù)字集成電路領(lǐng)域的熱點(diǎn)，經(jīng)過眾多研究者的不斷努力誕生了大量很有意義的研究成果。但由于片上多核系統(tǒng)的研究者背景和應(yīng)用領(lǐng)域不同導(dǎo)致發(fā)展演進(jìn)過程較為復(fù)雜而難以理解。為減少這一問題的影響，總結(jié)了片上多核系統(tǒng)的演進(jìn)歷史與現(xiàn)狀，并對片上多核系統(tǒng)未來的發(fā)展提出了一些看法。

發(fā)表于：3/27/2017

自適應(yīng)實(shí)時邊緣檢測系統(tǒng)設(shè)計(jì)

針對傳統(tǒng)邊緣檢測系統(tǒng)缺乏自適應(yīng)及實(shí)時性差的問題，利用FPGA的高速并行處理能力和改進(jìn)的Canny算子設(shè)計(jì)了一種自適應(yīng)實(shí)時邊緣檢測系統(tǒng)。系統(tǒng)根據(jù)采集圖像的幅值梯度直方圖特征，自主提取Canny算子所需的高低閾值，并輔以雙閾值化處理來提取圖像邊緣信息；同時采用多級流水和并行處理的方式，將浮點(diǎn)數(shù)轉(zhuǎn)化為整數(shù)計(jì)算，加快處理速度。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)提取邊緣完整，實(shí)時性好，自適應(yīng)能力強(qiáng)。

發(fā)表于：3/22/2017

2016年FPGA供貨商營收排行榜出爐

2016年對半導(dǎo)體產(chǎn)業(yè)來說是艱難的一年，最后的統(tǒng)計(jì)數(shù)字也顯示整體產(chǎn)業(yè)成長表現(xiàn)平平；不過在FPGA領(lǐng)域卻看到不少變化，最引人矚目的就是英特爾（Intel）在2015年完成收購Altera。

發(fā)表于：3/14/2017

希爾伯特變換濾波器的FPGA設(shè)計(jì)

在通信系統(tǒng)中，希爾伯特變換是被廣泛應(yīng)用的重要的變換。為了節(jié)約頻譜資源，實(shí)現(xiàn)射頻單邊譜，通常需要借助希爾伯特變換器對信號進(jìn)行分解。利用MATLAB設(shè)計(jì)希爾伯特變換濾波器的系數(shù)參數(shù)，將計(jì)算好的系數(shù)導(dǎo)入FPGA中，由FPGA調(diào)用IP Core實(shí)現(xiàn)。通過Modelsim對程序進(jìn)行仿真，得到了理想的90°移相波形。仿真結(jié)果表明，100階的FIR濾波器可以理想地逼近希爾伯特變換。

發(fā)表于：3/13/2017

谷歌Android系統(tǒng)涉嫌壟斷遭土耳其監(jiān)管部門調(diào)查

據(jù)報(bào)道，谷歌在周一又遭遇了另外一個監(jiān)管挑戰(zhàn)。土耳其競爭委員會當(dāng)天宣布，已啟動了一項(xiàng)調(diào)查，以查明谷歌熱門Android系統(tǒng)是否違反了該國反壟斷規(guī)定。

發(fā)表于：3/7/2017

百度、騰訊發(fā)聲：如何應(yīng)用人工智能?

昨日，國務(wù)院總理李克強(qiáng)進(jìn)行2017政府工作報(bào)告時指出，要加快包括人工智能在內(nèi)的新興產(chǎn)業(yè)的，技術(shù)研發(fā)和轉(zhuǎn)化，做大做強(qiáng)產(chǎn)業(yè)集群。

發(fā)表于：3/6/2017

人工智能芯片觀察：FPGA的過去現(xiàn)在和未來

自Xilinx在1984年創(chuàng)造出FPGA以來，這種可編程邏輯器件憑借性能、上市時間、成本、穩(wěn)定性和長期維護(hù)方面的優(yōu)勢，在通信、醫(yī)療、工控和安防等領(lǐng)域占有一席之地，在過去幾年也有極高的增長率。而進(jìn)入了最近兩年，由于云計(jì)算、高性能計(jì)算和人工智能的繁榮，擁有先天優(yōu)勢的FPGA的關(guān)注度更是到達(dá)了前所未有的高度。本文從基礎(chǔ)出發(fā)談及FPGA的過去、現(xiàn)在與未來。

發(fā)表于：3/6/2017

基于FPGA的流水線單精度浮點(diǎn)數(shù)乘法器設(shè)計(jì)

針對現(xiàn)有的采用Booth算法與華萊士（Wallace）樹結(jié)構(gòu)設(shè)計(jì)的浮點(diǎn)乘法器運(yùn)算速度慢、布局布線復(fù)雜等問題，設(shè)計(jì)了基于FPGA的流水線精度浮點(diǎn)數(shù)乘法器。該乘法器采用規(guī)則的Vedic算法結(jié)構(gòu)，解決了布局布線復(fù)雜的問題；使用超前進(jìn)位加法器（Carry Lookahead Adder，CLA）將部分積并行相加，以減少路徑延遲；并通過優(yōu)化的4級流水線結(jié)構(gòu)處理，在Xilinx ISE 14.7軟件開發(fā)平臺上通過了編譯、綜合及仿真驗(yàn)證。結(jié)果證明，在相同的硬件條件下，本文所設(shè)計(jì)的浮點(diǎn)乘法器與基4-Booth算法浮點(diǎn)乘法器消耗時鐘數(shù)的比值約為兩者消耗硬件資源比值的1.56倍。

發(fā)表于：3/5/2017