基于FPGA的片內并行機網絡模型優(yōu)化策略分析
所屬分類：技術論文
上傳者：aet
文檔大?。?span>174 K
所需積分：0分積分不夠怎么辦？
文檔介紹：針對基-2 FFT處理算法,采用分塊存儲思想,將存儲器、處理機數據交換網絡模型進行優(yōu)化。優(yōu)化后的網絡模型數據通路數僅為20,降低為原來的4%以下,且不隨FFT計算點數增多而增加。整個設計在Virtex系統芯片XCV800上實現。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。