高速CMOS輸入DAC中的建立和保持時間測量
所屬分類：技術論文
上傳者：ADI
文檔大?。?span>236 K
標簽： 數據轉換
所需積分：0分積分不夠怎么辦？
文檔介紹：為實現高速DAC的最佳性能，必須滿足一定的建立和保持時間要求。在200 MSPS至250 MSPS的時鐘速率下，FPGA/ASIC/DAC的全部時序預算并不是一件小事?？蛻羧粢瓿蓵r序驗證，必須清楚列出并明確定義數據手冊中的時序規(guī)格。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。