異步FIFO控制器的設計
所屬分類：參考設計
上傳者：aet
文檔大小：381 K
標簽： SoPC
所需積分：0分積分不夠怎么辦？
文檔介紹：異步FIFO是一種先進先出電路，可以有效解決異步時鐘之間的數(shù)據(jù)傳遞。通過分析異步FIFO設計中的難點，以降低電路中亞穩(wěn)態(tài)出現(xiàn)的概率為主要目的，提出了一種格雷碼計數(shù)器的技術，通過仿真驗證，有效地實現(xiàn)了異步FIFO控制器的設計。該設計將大大提高工作頻率和資源利用率。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。