頭條 基于FPGA的ZUC算法快速實(shí)現(xiàn)研究 祖沖之(ZUC)算法是我國(guó)自主研發(fā)的商用序列密碼算法,已被應(yīng)用于服務(wù)器實(shí)時(shí)運(yùn)算和大數(shù)據(jù)處理等復(fù)雜需求場(chǎng)景,ZUC的高速實(shí)現(xiàn)對(duì)于其應(yīng)用推廣具有重要的實(shí)用意義?;诖?,針對(duì)ZUC適用環(huán)境的FPGA實(shí)現(xiàn)高性能要求,通過(guò)優(yōu)化模乘、模加等核心運(yùn)算,并采用流水化結(jié)構(gòu)設(shè)計(jì),在FPGA硬件平臺(tái)上實(shí)現(xiàn)了ZUC算法。實(shí)驗(yàn)結(jié)果表明,ZUC算法核的數(shù)據(jù)吞吐量可達(dá)10.4 Gb/s,與現(xiàn)有研究成果相比,降低了關(guān)鍵路徑的延遲,提升了算法工作頻率,在吞吐量和硬件資源消耗方面實(shí)現(xiàn)了良好的平衡,為ZUC算法的高性能實(shí)現(xiàn)提供了新的解決方案。 最新資訊 AI終結(jié)人類文明?這家公司“處女作”讓技術(shù)回歸初心 科技公司的發(fā)布會(huì)往往被營(yíng)造得很有現(xiàn)代感,用來(lái)體現(xiàn)產(chǎn)品的科技屬性。但是,這家科技公司的發(fā)布會(huì)卻一反未來(lái)科技風(fēng),主打溫情回歸。 發(fā)表于:8/3/2018 首款7nm AI芯片蓄勢(shì)待發(fā) 據(jù)《EE Times》目前掌握到的消息,Wave Computing的7nm開(kāi)發(fā)計(jì)劃將采用博通(Broadcom Inc.)的ASIC芯片設(shè)計(jì)。Wave和Broadcom這兩家公司將采用臺(tái)積電(TSMC)的7nm制程技術(shù),共同開(kāi)發(fā)Wave的下一代資料流處理器(Dataflow Processing Unit;DPU)。 發(fā)表于:8/3/2018 RISC-V爆發(fā)在即,Si-Five授權(quán)價(jià)曝光 2018年2月美國(guó)新創(chuàng)業(yè)者SiFive(圖1)發(fā)表Freedom U500芯片的技術(shù)細(xì)節(jié),同月份法國(guó)新創(chuàng)芯片商GreenWave也發(fā)表GAP8芯片,加上后續(xù)相關(guān)消息,如臺(tái)灣晶心科技(Andes)推出AndeSatr V5矽智財(cái)(Intellectual Property, IP)及英特爾(Intel)投資SiFive等,使RISC-V指令集架構(gòu)(Instruction Set Architecture, ISA)逐漸受業(yè)界關(guān)注。 發(fā)表于:8/3/2018 學(xué)界 | 從零開(kāi)始自學(xué)設(shè)計(jì)新型藥物,UNC提出結(jié)構(gòu)進(jìn)化強(qiáng)化學(xué)習(xí) 搜索關(guān)鍵詞「AI、診斷」,微信上出現(xiàn)一大堆關(guān)于 AI 醫(yī)療的文章,從失明到肺病再到癌癥,AI 似乎無(wú)所不能。 發(fā)表于:8/3/2018 專訪 | 監(jiān)管機(jī)器翻譯質(zhì)量?且看阿里如何搭建翻譯質(zhì)量評(píng)估模型 隨著機(jī)器翻譯在真實(shí)場(chǎng)景中的應(yīng)用越來(lái)越多,翻譯質(zhì)量評(píng)估模型也受到很大的關(guān)注。近日,阿里巴巴達(dá)摩院機(jī)器智能技術(shù)實(shí)驗(yàn)室的陳博興博士向機(jī)器之心介紹了機(jī)器翻譯質(zhì)量評(píng)估競(jìng)賽與模型,他們憑借著 Feature Extractor-Quality Estimator 框架與完全注意力機(jī)制等方法在國(guó)際機(jī)器翻譯大會(huì) WMT 組織的質(zhì)量評(píng)估競(jìng)賽上取得了優(yōu)異的成績(jī)。 發(fā)表于:8/3/2018 別人的博士生涯!CycleGAN作者朱俊彥獲SIGGRAPH杰出博士論文獎(jiǎng) 據(jù)國(guó)外媒體 Quantamagazine 報(bào)道,來(lái)自 UT Austin,剛剛年滿 18 歲的 Ewin Tang 最近證明了經(jīng)典算法能以和量子計(jì)算機(jī)相近的速度解決推薦問(wèn)題。該結(jié)果淘汰了量子加速的最佳案例之一。這位天才少年的驚人成就已在社交網(wǎng)絡(luò)中引發(fā)了激烈的討論。 發(fā)表于:8/3/2018 觀點(diǎn) | 文因互聯(lián) CEO 鮑捷:確保搞砸人工智能項(xiàng)目的十種方法 鮑捷博士于5月10日在將門(mén)創(chuàng)投的線上 talk 中盤(pán)點(diǎn)了人工智能項(xiàng)目的大坑小坑,選出了看上去非常反常識(shí)的十個(gè)經(jīng)典坑。 發(fā)表于:8/3/2018 專訪 | CVPR PAMI青年研究員獎(jiǎng)得主Andreas Geiger:自動(dòng)駕駛中的計(jì)算機(jī)視覺(jué) 在今年 6 月召開(kāi)的 CVPR2018 上,德國(guó)圖賓根大學(xué)及馬克斯·普朗克研究所(MPI)自動(dòng)視覺(jué)組負(fù)責(zé)人 Andreas Geiger 教授摘得了 PAMI Young Researcher Award,該獎(jiǎng)項(xiàng)頒發(fā)給 7 年內(nèi)獲得博士學(xué)位且早期研究極為有潛力的研究人員。 發(fā)表于:8/3/2018 一種機(jī)載高分辨率圖像實(shí)時(shí)壓縮系統(tǒng)的設(shè)計(jì) 為解決機(jī)載高分辨率圖像的實(shí)時(shí)壓縮問(wèn)題,提出了一個(gè)基于FPGA+PowerPC的高分辨率圖像實(shí)時(shí)壓縮系統(tǒng)的設(shè)計(jì)方案。本系統(tǒng)主控采用PowerPC 處理器,壓縮芯片采用ADV202,用FPGA實(shí)現(xiàn)圖像數(shù)據(jù)流程中各個(gè)環(huán)節(jié)控制,最終輸出數(shù)據(jù)為高性能的靜止圖像壓縮標(biāo)準(zhǔn)JPEG2000格式。 發(fā)表于:8/3/2018 基于FPGA的圖像處理電路的設(shè)計(jì)與實(shí)現(xiàn) 以FPGA為平臺(tái),設(shè)計(jì)了灰階變化、圖像壓縮、邊緣檢測(cè)等圖像處理電路。與傳統(tǒng)的設(shè)計(jì)方法相比較,本設(shè)計(jì)不僅具有FPGA電路特有的開(kāi)發(fā)周期短、設(shè)計(jì)效率高、擴(kuò)展性和升級(jí)性良好、設(shè)計(jì)靈活等特點(diǎn),而且由于系統(tǒng)采用硬件電路實(shí)現(xiàn),因此在圖像處理的速度上具有明顯的優(yōu)勢(shì)。 發(fā)表于:8/3/2018 ?…9596979899100101102103104…?