日本高清h色视频在线观看,日本艳妓bbw高潮一19

頭條

銀湖資本完成對Altera的51%股權(quán)收購

銀湖資本完成對Altera的51%股權(quán)收購

北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。

一種基于FPGA實現(xiàn)的ARINC659總線分析儀設(shè)計與實現(xiàn)

隨著航空系統(tǒng)綜合化復(fù)雜度的增加，如何高效監(jiān)控總線數(shù)據(jù)行為、實時對數(shù)據(jù)分析、進(jìn)行故障診斷及定位是航空電子系統(tǒng)面臨的重要問題。提出一種基于FPGA開發(fā)的ARINC659總線分析儀設(shè)計方案，主要實現(xiàn)了ARINC659總線數(shù)據(jù)的監(jiān)控、采樣、存儲及故障注入測試，可以通過通信接口將總線數(shù)據(jù)觸發(fā)實時分析并評估總線行為，為ARINC659總線數(shù)據(jù)實時分析提供了完善、可靠的測試手段。

發(fā)表于：11/30/2016

騰訊和阿里參投可編程芯片公司Barefoot

近日，可編程芯片Barefoot Networks剛剛完成了其第三輪融資，共融資2000萬美元。值得一提的是，來自中國的互聯(lián)網(wǎng)公司阿里巴巴和騰訊參與了這輪融資。

發(fā)表于：11/30/2016

基于CAZAC序列的OFDM時頻同步方案及FPGA實現(xiàn)

提出了一種基于CAZAC序列的OFDM時頻同步方案，給出了方案各部分的FPGA實現(xiàn)框圖和硬件電路實測效果。首先利用時域同步參考符號進(jìn)行分段相關(guān)得出定時估計，然后結(jié)合最大似然法進(jìn)行粗小偏估計，再將同步參考符號和FFT解調(diào)變換至頻域，利用兩個符號中所填充的CAZAC序列的差異性完成整偏估計，最后使用這兩個同步參考符號進(jìn)行細(xì)小偏估計。理論分析與仿真結(jié)果表明，與傳統(tǒng)方案相比，本方案定時估計性能較好，頻偏估計精度高，同時具有很好的工程實用性。

發(fā)表于：11/23/2016

基于Sobel算法圖像邊緣檢測的FPGA實現(xiàn)

針對嵌入式軟件無法滿足數(shù)字圖像實時處理速度問題，提出用硬件加速器的思想，通過FPGA實現(xiàn)Sobel邊緣檢測算法。通過乒乓操作、并行處理數(shù)據(jù)和流水線設(shè)計，大大提高算法的處理速度。采用模塊的硬件設(shè)計，保證了系統(tǒng)的可移植性和系統(tǒng)的擴(kuò)展性。最后使用Verilog HDL編程實現(xiàn)算法處理，并用Modelsim和MATLAB進(jìn)行了仿真和驗證。

發(fā)表于：11/18/2016

Intel重申FPGA發(fā)展路線四個保證穩(wěn)定軍心

一年前，Intel斥資167億美元收購Altera，成為2015年業(yè)界最轟動的新聞，自此，F(xiàn)PGA產(chǎn)業(yè)界的兩大神話之一變身為Intel公司的可編程解決方案事業(yè)部（PSG）。對此，人們關(guān)心最多的便是PSG事業(yè)部未來的發(fā)展方向。在日前舉辦的英特爾 SoC FPGA 開發(fā)人員論壇 (ISDF)上，英特爾PSG SoC FPGA產(chǎn)品營銷資深總監(jiān) Chris Balough從四個方面對此作出了正面解答。

發(fā)表于：11/15/2016

基于異構(gòu)信號處理平臺的自動代碼生成工具

針對新型異構(gòu)通信信號處理平臺系統(tǒng)復(fù)雜、開發(fā)難度大、開發(fā)周期長、應(yīng)用復(fù)雜等問題，提出了一種新型綜合性的代碼自動生成工具。通過實現(xiàn)通信信號處理平臺中框架配置文件、要素宏定義文件、硬件驅(qū)動源代碼框架、軟件組件源程序框架、裝配粘合代碼的自動生成等功能，不僅可滿足平臺在實時性、分布式、可靠性等方面要求，而且可保證平臺中軟硬件編程的一致性，縮短了開發(fā)周期，大大減少需要手工編寫開發(fā)和測試代碼的工作量。

發(fā)表于：11/15/2016

基于SystemVerilog語言的像素cache驗證平臺的實現(xiàn)

以SystemVerilog為基礎(chǔ)，對自主研發(fā)的GPU“螢火蟲2號”中像素cache部分搭建可重用的驗證平臺。該平臺可以自動完成整個驗證過程，并將驗證結(jié)果打印到Linux終端和文件當(dāng)中，方便程序員檢查驗證結(jié)果。實驗結(jié)果表明，該驗證平臺對像素cache的功能驗證覆蓋率可以達(dá)到100%，并且具有良好的可重用性，能夠全面、正確地完成RTL級功能驗證，有效地提高了驗證的效率和質(zhì)量。

發(fā)表于：11/10/2016

紫光同創(chuàng)：志做國產(chǎn)FPGA先鋒

FPGA領(lǐng)域，國外幾家大廠一直占據(jù)明顯優(yōu)勢。我國集成電路產(chǎn)業(yè)的振興，國產(chǎn)FPGA的發(fā)展不可或缺。國產(chǎn)FPGA廠商發(fā)展如何？面臨哪些機(jī)遇和挑戰(zhàn)？第88屆中國電子展期間，深圳市紫光同創(chuàng)電子有限公司常務(wù)副總裁王佩寧先生接受了AET記者專訪，對紫光同創(chuàng)電子有限公司的最新發(fā)展作了深入介紹。

發(fā)表于：11/10/2016

基于FPGA的XFA約束重復(fù)檢測匹配

針對目前正則表達(dá)式匹配中約束重復(fù)問題所帶來的空間消耗爆炸以及失配等問題，基于FPGA設(shè)計了一種硬件約束重復(fù)檢測匹配模塊，該模塊與基于并聯(lián)ROM的XFA匹配模塊相結(jié)合，可以快速實現(xiàn)約束重復(fù)的檢測和匹配。通過定義約束重復(fù)參數(shù)存儲器，計數(shù)模塊僅消耗少量的硬件資源即可實現(xiàn)約束重復(fù)的檢測匹配。實驗中計數(shù)模塊可實現(xiàn)Gbps的吞吐量，同時使正則表示式規(guī)則存儲空間壓縮50%以上。

發(fā)表于：11/9/2016

基于FPGA的DSC高速譯碼器設(shè)計及實現(xiàn)

采用易于FPGA實現(xiàn)的歸一化最小和算法，通過選取合適的歸一化因子，將乘法轉(zhuǎn)化成移位和加法運(yùn)算。在高斯白噪聲信道下，仿真該譯碼算法得出最佳的譯碼迭代次數(shù)，并結(jié)合Xilinx XC7VX485T資源確定量化位數(shù)。然后基于該算法和這3個參數(shù)設(shè)計了一種全新的、高速部分并行的DSC譯碼器。該譯碼器最大限度地實現(xiàn)了譯碼效率、譯碼復(fù)雜度、FPGA資源利用率之間的平衡，并在Xilinx XC7VX485T芯片上實現(xiàn)了該譯碼器，其吞吐率可達(dá)197 Mb/s。

發(fā)表于：11/9/2016