頭條 基于FPGA的ZUC算法快速實現(xiàn)研究 祖沖之（ZUC）算法是我國自主研發(fā)的商用序列密碼算法，已被應(yīng)用于服務(wù)器實時運算和大數(shù)據(jù)處理等復雜需求場景，ZUC的高速實現(xiàn)對于其應(yīng)用推廣具有重要的實用意義。基于此，針對ZUC適用環(huán)境的FPGA實現(xiàn)高性能要求，通過優(yōu)化模乘、模加等核心運算，并采用流水化結(jié)構(gòu)設(shè)計，在FPGA硬件平臺上實現(xiàn)了ZUC算法。實驗結(jié)果表明，ZUC算法核的數(shù)據(jù)吞吐量可達10.4 Gb/s，與現(xiàn)有研究成果相比，降低了關(guān)鍵路徑的延遲，提升了算法工作頻率，在吞吐量和硬件資源消耗方面實現(xiàn)了良好的平衡，為ZUC算法的高性能實現(xiàn)提供了新的解決方案。 最新資訊 FPGA教學——基于Verilog的“自適應(yīng)”形態(tài)學濾波算法實現(xiàn) 基于Verilog的“自適應(yīng)”形態(tài)學濾波算法實現(xiàn) 發(fā)表于：8/17/2022 FPGA教學——Verilog語法 動態(tài)截取固定長度數(shù)據(jù)語法，即+:和-:的使用，這兩個叫什么符號呢？運算符嗎？ 發(fā)表于：8/17/2022 FPGA教學——FPGA實現(xiàn)串口多比特發(fā)送接收模塊 這是FPGA之旅的第四個設(shè)計實例了，在上一例中，也就是第三例，串口通信，實現(xiàn)了單byte的傳輸。也就是每次只能傳輸一個btye的數(shù)據(jù)。在實際使用過程中，需要發(fā)送多byte的數(shù)據(jù)為一包數(shù)據(jù)，里面包含各種信息，例如最常見的包頭和包尾。本例將在第三例的基礎(chǔ)上，實現(xiàn)多byte的接收實例，以滿足具體的需求。 發(fā)表于：8/17/2022 教學：SDRAM控制器設(shè)計 在FPGA視頻圖像處理系統(tǒng)中，經(jīng)常需要使用到SDRAM作為視頻圖像緩存。SDRAM控制器可以分為上電初始化，自動刷新，讀操作和寫操作這四個部分，他們之間的轉(zhuǎn)換可以通過狀態(tài)機來控制。下面分別實現(xiàn)這幾個部分。 發(fā)表于：8/16/2022 教學：FPGA管腳的調(diào)整技巧 此文介紹FPGA管腳的調(diào)整技巧，一起來學習吧。 發(fā)表于：8/16/2022 教學：FPGA的上電過程介紹 目前，大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的， 而 SRAM 單元中的數(shù)據(jù)掉電就會丟失，因此系統(tǒng)上電后，必須要由配置電路將正確的配置數(shù)據(jù)加載到 SRAM 中，此后 FPGA 才能夠正常的運行。 發(fā)表于：8/16/2022 教學：頂級FPGA和GPU的PK 本部分，我們就跟隨作者一起看看Intel StraTIx10 NX和Nvidia在這個領(lǐng)域的利器T4以及V100之間的對比，過程分為芯片級對比以及系統(tǒng)級對比。 發(fā)表于：8/16/2022 掃盲：可編輯邏輯的優(yōu)點 可編程邏輯（Programmable Logic）是指可編程邏輯器件實現(xiàn)的一種提供多種功能的電路邏輯。相對于固定邏輯，可編輯邏輯有很多優(yōu)點。 發(fā)表于：8/16/2022 FPGA教學——PCB設(shè)計指導 我們繼續(xù)介紹FPGA PCB設(shè)計相關(guān)知識，本章介紹7系列FPGA的配電系統(tǒng)（PDS），包括去耦電容器的選擇、放置和PCB幾何結(jié)構(gòu)，并為每個7系列FPGA提供了一種簡單的去耦方法。另外，還介紹了PDS的基本設(shè)計原則，以及仿真和分析方法。本章包括以下部分 發(fā)表于：8/12/2022 Linux教學——如何將 Android 手機投屏在 Ubuntu 上 你知道如何將Android手機投屏到Linux系統(tǒng)嗎？本文就以 Scrcpy 軟件為例，來講解一下如何將Android手機投屏到Ubuntu系統(tǒng)。 發(fā)表于：8/11/2022 ?…18192021222324252627…?
