基于選擇進(jìn)位32位加法器的硬件電路實現(xiàn)
所屬分類：技術(shù)論文
上傳者：serena
標(biāo)簽： 加法器 硬件電路 FPGA
所需積分：1分積分不夠怎么辦？
文檔介紹： 為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進(jìn)位算法和差額分組算法用硬件電路實現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)位算法實現(xiàn)，選擇進(jìn)位算法可使不同的分組單元并行運算，利用低位的運算結(jié)果選擇高位的進(jìn)位為1或者進(jìn)位為零的運算結(jié)果，節(jié)省了進(jìn)位選擇等待的時間，最后利用XILINX進(jìn)行時序仿真，在FPGA上進(jìn)行驗證，可穩(wěn)定運行在高達(dá)50兆的頻率，理論分析與計算機(jī)仿真表明該算法切實可行、有效并且易于實現(xiàn)。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。