一種基于DAB正交頻分復(fù)用系統(tǒng)的變長度高速FFT處理器的硬件設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>413 K
所需積分：0分積分不夠怎么辦？
文檔介紹：從分析對比現(xiàn)有FFT實現(xiàn)技術(shù)的角度出發(fā)，選擇采用基2/4/8的單步延遲FFT結(jié)構(gòu)、16位的定點Q15數(shù)據(jù)表示格式，完成了一種FFT處理器的設(shè)計。通過三個選擇器實現(xiàn)了變長度設(shè)計，同時還進行了乘法單元的優(yōu)化，用Altera公司的StratixⅡ系列FPGA綜合驗證了其功能。最終基于Charter標(biāo)準(zhǔn)單元庫的0.35?滋m CMOS工藝進行了實現(xiàn)，采用Synopsis Design Compiler進行了綜合，結(jié)果表明后仿真功能正確，在50MHz的工作頻率下，完成2 048、1 024、512點FFT分別僅需40.94?滋s、20.46?滋s和10.22?滋s，達(dá)到了高速設(shè)計的目的。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。